智原科技(Faraday)日前宣布加入OpenChoice IP計畫,將與益華計算機(Cadence)共同開發一系列經過驗證的庫視圖(library views)。推出這些庫視圖的目的,是針對聯電的130納米Fusion工藝,提供客戶數字化IC實現及信號完整性作業能力。

這項庫視圖的產生流程,由智原科技與Cadence雙方的研發團隊共同進行認可和驗證。利用這項流程,智原科技的客戶就可以在Cadence Encounter數字IC設計平臺中,執行數字IC實現和信號完整性signoff的作業。

Cadence與智原科技已開發出一系列聯電130納米Fusion工藝使用的邏輯和輸出入組件數據庫,以及高臨界電壓(HVT)和低臨界電壓(LVT)混合庫視圖。這些庫視圖包括了經過驗證合格的布局交換格式(LEF),以符合SoC Encounter芯片實行作業需求,以便利用NanoRoute進行繞線作業。

另外,兩家公司的成果還包括了VoltageStorm電源路徑分析用的電源格點檢視(PGV),與噪聲庫視圖(cdB)和CeltIC NDC信號完整性相關延遲計算,以及交互干擾失誤分析用的高性能電流源模型(ECSM)。智原表示,短期內還會陸續推出其它工藝用的庫視圖。