摘要：從硬件結構、曝光策略和模擬結果入手,在傳統滾筒式曝光基礎上,通過對用戶設定區域像素飽和值的統計和曝光時間選擇算法,提出了一種CMOS圖像傳感器大動態范圍自適應曝光的設計。曝光時間可從1μs至65ms,探測光強范圍達到10-1～106lux,設計將充分發揮現有像素性能,實現快速實時的自適應曝光需求。
　　關鍵詞：自適應曝光;CMOS圖像傳感器(CIS);大動態范圍

　　引言　　 
　　CMOS圖像傳感器(CIS)具有集成度高、制做工藝通用、體積小、功耗低、無光暈等特點,在非接觸無損測量及目標監控等方面,與較為成熟的CCD系統一樣,發揮著越來越重要的作用。但由于CIS普遍采用光電二極管線性有源像素,動態響應范圍較小。當前,提高其動態范圍和自適應曝光調節成為關鍵問題。為提高CIS的動態范圍和高分辨率,多采用對數像素、多次曝光、多次采樣重構、像素自調節多次曝光等技術。
　　
　　鑒于片上反饋系統對自適應調節快速實時等特點,針對實際視覺和工控測量應用等要求,本文從CMOS圖傳感器像素陣列的數字控制和預處理電路出發,以現有滾筒式曝光為背景,提出了一套通過自適應調節曝光和用戶預設方式曝光的CMOS圖像傳感器系統,曝光時間可從1μs至65ms,在光電響應效率為1.0V/lux·s、可調增益為1和8bit模數轉換器(ADC)情況下,探測光強范圍可達到10-1～106lux,大幅提高現有CMOS圖像傳感器線性自適應響應能力。
 
　　2  自適應曝光判決算法　　
 
　　采用幀間的自適應曝光調節方式,即每幀內的像素點曝光時間一致,光照響應為線性曲線。根據幀內最大非飽和像素電壓,以最小曝光時間T的倍數關系調節下一幀曝光時間,來適應環境照度及最大分辨率。每幀的曝光時間將通過接口實時傳輸給測量分析電路。具體判決算法為:
 
　　CMOS圖像傳感器以T或用戶設定時間開始曝光。當第1幀有效圖像采集結束開始輸出時,曝光控制系統將統計幀內指定區域的像素飽和數,并記錄幀內最大非飽和像素電壓,即當前曝光條件下圖像傳感器的最大分辨率。當幀內像素飽和數超過統計閾值,表明曝光過長,將縮短下一幀曝光時間;相反,判斷最大非飽和像素電壓是超出ADC輸出量程1/2。當未超過時,表明曝光不夠,由曝光調節表(表1)改變下幀曝光時間;否則按原有曝光時間繼續曝光,曝光判決流程如圖1所示。ADC輸出與光照關系為
　　　　V=As(λ)Et           (1)

 
　　其中:E為當前光照度;S(λ)為像系相對光譜響應率;t當前曝光時間;A為可調放大器增益。　　
 
　　從表1可看出,當光照度驟升或驟降時,只要ADC輸出仍在1/2LSB～255內,CMOS圖像傳感器可以在下一幀就調節到合適的曝光時間使輸出值達到ADC半量程之上,實現28E至E光照度變化的快速跟蹤自適應。而在1/2LSB～1/256LSB內,自適應系統將可在2frame內達到跟蹤。　
　
　　當光照度驟升到達像素飽和時,因無法判斷曝光時間縮減程度,自適應系統將重新搜索從當前曝光時間至最小曝光時間內的最佳曝光時間,方案設計了3種搜索方式:曝光縮短為當前曝光時間t的1/256;曝光縮短為t的t1/2取整;曝光縮短為t的1/2。當調節曝光后的圖像仍不滿足要求時,將按照上述方式之一或曝光表1繼續調整曝光時間。以曝光時間224T至23T變化為例(100～106lux),介紹3種方式的搜索速度,方式1需4frame時間,方式2需3frame時間,方式3需21frame時間。由此可知,照度變化不大時,方式1較好;相反,方式2較好。因此針對不同應用情況,曝光系統將根據不同方式進行搜索。
 
　　3  自適應曝光電路設計　　
　　 
　　自適應曝光CMOS圖像傳感器系統在傳統三管有源像素結構、滾筒式曝光和輸出模式背景下,根據幀內最大非飽和像素電壓,動態調節幀間曝光時間,避免了像素自適應曝光所需與像素陣列相當的RAM存儲空間及多次曝光造成的響應曲線壓縮,芯片控制復雜度和面積得到大幅降低。此外,該電路允許用戶對圖像曝光時間及飽和統計范圍進行直接調整及控制。系統共包括6部分:像素陣列、8bitADC等模擬電路、飽和像素統計單元、像素掃描單元、曝光調節及時序控制單元,如圖2示。

　　
 
　　3.1　像素飽和統計單元
　　像素值超過255稱為飽和(數據采集為8bitADC),該部分主要完成對像素陣列內指定區域飽和像素值的統計。由于在特定場合(如夜間監視系統),零星燈光或反射光將造成圖像部分像素出現飽和,如圖3(a)區域a示。如果按照此飽和值調節曝光,將降低圖像整體分辨率。因此,設計采用允許用戶在圖像任意位置設定任意大小的飽和統計區域及閾值的方法來避免上述干擾,如圖3(a)中b為用戶統計區域,即關注區域。

 
　　該單元主要由寄存器組、飽和偵測及統計電路組成。寄存器組記錄用戶指定區域的大小、位置以及統計閾值,未指定時使用默認值。飽和偵測電路采用模擬比較器結構,降低采用數字比較器時的大面積電路和計算延時,也避免了因反相器偵測飽和時的低精度。電路在每行像素數據輸出時判斷進入統計區域的像素電壓,比較結果直接作為飽和統計計數器使能端驅動。當統計計數超過閾值時,表明被測圖像光強已不滿足用戶要求,需縮短曝光時間。此時該統計單元將向曝光調整電路發出flag信號,開始曝光選擇,電路結構見圖3(b)示。
 
　　3.2  像素掃描單元　　
　　由8bit輸出寄存器、臨時寄存器、比較器及暫存控制邏輯組成。主要完成1frame圖像中最大非飽和像素電壓的尋找及存儲。每行像素數據輸出時,掃描單元在scanphase階段實時完成像素點掃描判斷工作(見圖4示)。當完成1frame圖像傳輸后,臨時寄存器中存儲的最大非飽和像素值將作為下一幀曝光時間選擇的參考值。

 
　　3.3  曝光選擇單元　　
　　由8bit最小曝光寄存器、24bit曝光倍數寄存器、掩碼電路和曝光判決電路組成,主要完成下一幀曝光時間的提取及選擇。最小曝光寄存器存儲CMOS圖像傳感器最小曝光時間,當系統時鐘為20M時,最小曝光時間為1μs,寄存器值為14H;曝光倍數寄存器存儲當前曝光時間與最小曝光時間的倍數值。在每幀Re2selectphase階段(見圖5),掩碼電路將先完成對掃描單元臨時寄存器值的分析及曝光時間提取工作,即根據非飽和電壓值最高位產生下一幀曝光時間與最小曝光時間的倍數值(見表1第2列),該值將存儲至曝光倍數寄存器中。隨后,曝光判決電路將根據飽和統計單元的flag信號決定是否更改下一幀曝光時間。由上可知,曝光時間實際為最小曝光時間的2次冪,雖然這將造成圖像分辨率的一定下降,但可避免為每個電壓值設置曝光時間所需的128×8bit空間,從而降低電路復雜度。
 
　　4   像素復位曝光控制邏輯設計及分析　　
 
　　由于圖像傳感器系統為數模混合系統,而模擬信號抗噪聲能力較弱,高速交變的數字信號將給模擬電路引入不必要的噪聲,直接影響圖像傳感器的采集精度,導致圖像質量下降。所以設計在像素曝光、采集邏輯以及數模電路工作時序上做了一些改進:1)電路采用格雷編碼,兩相鄰狀態只有1bit不同,這將降低狀態轉換時信號跳變次數,減少數字噪聲的引入。2)數字電路的工作時鐘(workcycle)分為idle和work2個階段,在像素采集階段不翻轉,保證模擬、數字電路分時工作,如圖5所示。
 
　　4.1   像素曝光復位分析　　
　　曝光(積分)時間為相鄰復位信號與采樣信號的時間差。由于滾筒式曝光時序以行為單位,對像素陣列進行信號采樣、處理和輸出。1行內所有像素曝光處理為并行的,各行間像素曝光處理為串行的。因此,處理1行像素所需時間=曝光時間+數據處理時間+像素輸出時間。復位曝光邏輯如圖5所示,Vout為幀同步信號;Hout為行同步信號;Hrst為曝光復位信號;H(n)為第n行的行有效信號;Hrst(n)為第n行的曝光復位信號;Pout為輸出像素時鐘;P(n)為第n個像素有效信號。由圖可知,曝光復位信號Hrst為行同步信號Hout相關信號,延遲時間=幀時間-曝光時間,即圖5(a)中hold1或hold2部分。所以改變曝光時間是通過調節hold寬度來完成的,曝光寄存器實際存儲著與曝光時間相應的hold值,1frame時間=曝光延遲時間(hold)+曝光時間(integrating)。

　　
　　曝光自適應時序圖5(b)所示,第1行像素在完成第N+1幀曝光時間后(intergating1),將根據當前曝光選擇單元的結果開始第N+2幀復位和新曝光長度(intergating2)的曝光,同時ADC將處理和輸出第1行的第N+1幀的數據。因此,在第N幀光強變化的圖像在第N+3幀才被記錄下。造成該延遲主要有兩種原因:1)曝光固有延時,曝光到采集數據最長需要1frame時間;2)幀間自適應調節固有延時,由于采用搜索整幀圖像后確定曝光時間,當圖像第n行采樣電壓時,第1行數據實際已按照原曝光時間開始采樣,需要再等1frame時間,第1行才能采用新曝光時間。所以當t1時刻光強發生變化時,曝光電路在t2時刻才能選定新曝光時間,而以新曝光時間采集的圖像在t3時刻才能被記錄,即該系統將存在最大3frame時間的固有延遲。但隨著輸出幀頻的提高,該固有延時時間將能夠相應減小。
 
　　4.2  像素復位曝光設計　　
　　上述曝光切換時序可看出,當2frame曝光時間改變較大時,不同曝光時間將存在疊交。如圖5(b),第N+2幀第1行曝光復位發生在第N+1幀第n行曝光復位前(overlap段)。如利用1組復位曝光邏輯將引起控制混亂,因此設計采用2組曝光復位控制時序。當曝光時間不變時,復位計數器1將在延遲行同步信號的hold1時間被使能,開始從第1行至第n行的曝光復位,當完成1frame后,復位計數器1將停止工作,等待hold1時間后再次使能。當曝光時間調節時,如復位計數器1還未計滿將繼續工作,直至計滿整幀。而此時hold寄存器將等待hold2時間后,開始使能復位計數器2。由于2組復位計數器不對同一行復位,因此前后2frame可在不同曝光時間下正常運行。如圖4示,曝光調節信號(flag)將更新延遲值并使能另一組閑置曝光復位寄存器。
 
　　5  模擬仿真結果　　
 
　　根據上述原理,利用XILINX公司的ISE及Modelsim軟件,對曝光選擇控制電路進行了數字電路設計及模擬。結合光電二極管光電響應實際測試結果,進行模數混合信號仿真,如圖6(a)所示,在幀頻為100frame/s時隨光強變化,CMOS圖像傳感器調節曝光時間及輸出信號值,其中調節延時約為3frame時間。圖6(b)為光強與輸出的相關曲線。像素電壓值隨著光強增加,曝光時間從65ms(216T)調節至4ms(212T),多幀響應組合后輸出接近指數曲線。

　　6   結　論　　
 
　　設計通過用戶預設和幀間自適應曝光調節方式,實現了CMOS圖像傳感器大動態范圍自適應能力。相比傳統滾筒式積分復位邏輯,該控制結構將能更充分發揮像素響應特性,并達到光強自適應曝光調節。由于該結構邏輯簡單,不改變像素陣列,因而隨著像素陣列不斷增大,仍能在保證速度的前提下,對光強自適應調節,在對多幀圖像進行數字重構后處理時,也可進一步提高成像質量,具有很高可靠性和兼容性。