項(xiàng)目背景及可行性分析

　　1．項(xiàng)目名稱(chēng)、項(xiàng)目的主要內(nèi)容及目前的進(jìn)展情況

　　項(xiàng)目名稱(chēng)：衛(wèi)星導(dǎo)航系統(tǒng)基帶偽碼的頻域快捕獲；

　　項(xiàng)目的主要內(nèi)容：利用FPGA設(shè)計(jì)實(shí)現(xiàn)GNSS信號(hào)的頻域快速捕獲算法。

　　目前的進(jìn)展情況：擁有成熟的算法結(jié)構(gòu)和仿真測(cè)試結(jié)果，開(kāi)始著手相關(guān)模塊的實(shí)現(xiàn)。

　　2．項(xiàng)目關(guān)鍵技術(shù)及創(chuàng)新點(diǎn)的論述

　　創(chuàng)新點(diǎn)（1）：基于FFT，在頻域計(jì)算偽碼  序列的循環(huán)相關(guān)值。在每一個(gè)多普勒頻移，對(duì)所有碼延遲同時(shí)計(jì)算出相關(guān)結(jié)果。和傳統(tǒng)的直接計(jì)算本地與接收信號(hào)相關(guān)值的方法相比，運(yùn)算時(shí)間短。對(duì)C/A碼來(lái)  說(shuō)，只需接收到一個(gè)偽碼周期（1ms）的信號(hào)，就可估計(jì)出碼相位；傳統(tǒng)的串行相關(guān)，每次最多移動(dòng)半個(gè)碼片，完成一次相關(guān)運(yùn)算，搜索整個(gè)碼周期需要最少移動(dòng)  2046次。

　　創(chuàng)新點(diǎn)（2）：FFT運(yùn)算要求滿(mǎn)足所用數(shù)據(jù)的個(gè)數(shù)為2的整數(shù)次冪，一般情況下A/D不能滿(mǎn)足在一個(gè)碼周期內(nèi)采樣點(diǎn)數(shù)符合2的整數(shù)次冪。本項(xiàng)目通過(guò)一種平均下采樣技術(shù)，來(lái)完成數(shù)據(jù)的匹配。

　　創(chuàng)新點(diǎn)（3）：采樣數(shù)據(jù)為一個(gè)碼周期時(shí)，通過(guò)處理單邊帶數(shù)據(jù)的辦法可以減少一半的運(yùn)算量。雖然通過(guò)IFFT后只能找到前一半的點(diǎn)，但這些點(diǎn)包含了幾乎全部信息。

　　關(guān)鍵技術(shù)（1）：FFT的實(shí)現(xiàn)

　　關(guān)鍵技術(shù)（2）：平均下采樣完成數(shù)據(jù)匹配

　　3．技術(shù)成熟性和可靠性論述

　　目前通過(guò)MATLAB在通用PC機(jī)上完成該算法，證明該算法不僅可以有效地捕獲到衛(wèi)星導(dǎo)航信號(hào)，而且速度較傳統(tǒng)的方法相比有很大提高，在一定程度上降低計(jì)算的工作量和復(fù)雜度。

　　下圖為實(shí)際衛(wèi)星捕獲結(jié)果示意圖：

　　為了能夠?qū)崿F(xiàn)算法在FPGA平臺(tái)的順利移植，利用System  Generator在Simulink下的進(jìn)行了部分硬件協(xié)同仿真工作。開(kāi)發(fā)板為合眾達(dá)公司的seed-fem025，F(xiàn)PGA芯片為Virtex-4  SX25。由于整套系統(tǒng)硬件協(xié)同仿真所需的硬件資源不足，所以硬件協(xié)同仿真分模塊進(jìn)行。

　　軟件仿真的結(jié)果如下圖：

　　團(tuán)隊(duì)成員均有比較扎實(shí)的數(shù)字電路基礎(chǔ)知識(shí)和FPGA設(shè)計(jì)功底，以及信號(hào)處理方面的專(zhuān)業(yè)知識(shí)，完全有能力保證該項(xiàng)目的順利實(shí)施，最終完成項(xiàng)目。同時(shí)團(tuán)隊(duì)成員  依托于哈爾濱工業(yè)大學(xué)通信技術(shù)研究所衛(wèi)星導(dǎo)航技實(shí)驗(yàn)室，利用實(shí)驗(yàn)室的各種硬件資源，作為項(xiàng)目的物質(zhì)保證；通信技術(shù)研究所早在10年以前就開(kāi)始了對(duì)衛(wèi)星導(dǎo)航  技術(shù)的研究，積累了大量成熟的技術(shù)。

　　另外Virtex5系列的FPGA具有豐富的硬件資源，便于實(shí)現(xiàn)數(shù)字信號(hào)處理功能，可以有效地實(shí)現(xiàn)大規(guī)模的FFT運(yùn)算，能夠?qū)崿F(xiàn)實(shí)時(shí)的頻域捕獲。