“和Lattice合作并和Lattice的FPGA解決方案捆綁銷售我們強(qiáng)大的混合語言仿真器令我們感到非常興奮,”Aldec的營(yíng)銷副總裁David Rinehart說道,“Active-HDL 的Lattice版本來自一個(gè)經(jīng)過業(yè)界驗(yàn)證的FPGA解決方案,該方案提供了良好的性能和強(qiáng)大的功能,已經(jīng)有越來越多的Lattice FPGA設(shè)計(jì)人員要求采用此方案以有效地驗(yàn)證他們的設(shè)計(jì)?！?/p>

負(fù)責(zé)企業(yè)方案的公司副總裁Chris Fanning說道,“我們和Aldec的聯(lián)盟將使Lattice能夠通過捆綁ispLEVER設(shè)計(jì)開發(fā)套件提供特殊的設(shè)計(jì)驗(yàn)證能力,為客戶提供無可比擬的價(jià)值。我們的結(jié)盟是Lattice向我們的FPGA客戶提供業(yè)界領(lǐng)先的解決方案的使命的又一個(gè)里程碑?！?/p>

關(guān)于Active-HDL的Lattice版

Active-HDL的Lattice版對(duì)Lattice 的設(shè)計(jì)擁有良好的仿真特性,混合語言的支持并能提高從波形圖測(cè)試到和MathWorks Simulink協(xié)同仿真這一過程的效率。

Active-HDL Lattice Web版只針對(duì)一種語言仿真,VHDL或者Verilog,并且只支持比較小型的設(shè)計(jì)及ispLEVER Starter和ispLEVER Classic工具所支持的典型器件。