Cadence設計系統公司與半導體晶圓廠UMC公司宣布推出面向最新的Cadence Virtuoso定制設計平臺(IC6.1)版本的UMC 65納米晶圓廠設計工具包(FDKs)。這一工具包將為設計師提供邏輯/模擬模式65納米標準性能(SP)和邏輯/模擬模式65納米低漏電(LL)工藝。Cadence Virtuoso技術有助于加速、混合信號和RF器件的精確芯片設計。

“這種65納米RF設計工具包的推出將會幫助我們的客戶更快地意識到我們的經過產品驗證的65納米SP 和RF LL技術的性能和功耗優勢,它目前已經隨時可用于設計協助,”UMC全球IP開發及設計支持部主管Patrick 說。“綜合UMC的FDK與新Virtuoso平臺的高性能和高生產力,將會為我們的客戶大大加快開發時間,幫助他們解決65納米RF產品上市時間緊迫的問題。”

Cadence Virtuoso 解決方案和UMC的65納米FDK能夠對高速發展的IC市場中的設計師提供支持,例如無線通信等。這些技術為時下數字和混合信號設計前所未有的緊密結合提供了高級工藝。

“這種新的FDK讓我們能夠在新的設計中發揮UMC 65納米工藝和Cadence Virtuoso平臺的高級功能,并且幫助我們實現快速上市的目標。”Faraday Technology公司SoC開發和服務部門聯合副總裁C. J. Hsieh說。

“面向新Virtuoso技術的UMC 65納米FDK的迅速發展,突出體現了Virtuoso解決方案對于創新的混合信號和RF設計師的重要性,”Cadence產品營銷部副總裁Charlie Giorgetti說。“我們期待著與UMC合作,實現FDK與最新Virtuoso解決方案的進一步融合,滿足我們共同客戶越來越高的要求。”

面向最新Virtuoso IC6.1版的UMC 65納米SP和RF LL FDK已經通過UMC的客戶網站提供,或者可以聯系任何一位UMC客服經理。