目前的EDA工具不能描述自定時電路要用的較復雜約束,仍是傾向于目前人們常用的簡單同步電路。如果用目前的邏輯綜合工具綜合異步電路,可能得到極端錯誤的門和緩存規(guī)模,因為這些工具采用的簡單方法很容易導致組合環(huán)路。雖然在同步設計的復雜組合邏輯中經(jīng)常發(fā)生這種環(huán)路,但對大多數(shù)觸發(fā)信號來說用簡單的方法就可以解決這個問題。但沒有觸發(fā)機制時怎么辦？

基于同樣的原因,目前的靜態(tài)時序分析工具也存在這方面的問題,這些工具除了默認功能外,通常不會處理自定時設計的嵌套環(huán)路。

現(xiàn)在業(yè)界需要大型EDA供應商推進這種新的自定時技術,而不是置身度外一味地加以忽略。我們每年要為EDA工具支持巨額的費用,而這些工具自從上個世紀末以來就很少有改進。現(xiàn)有工具中不能增加非時序約束是站不住腳的,但出于多種原因,大型EDA供應商就是不積極發(fā)展這種新興技術。

另一方面,許多著名的大學卻在大力發(fā)展異步技術,并試圖使之成為主流技術。每年國際上的異步設計會議內(nèi)容都在向深度和廣度發(fā)展,而EDA供應商仍是睜一眼閉一眼。

這種狀況并不令人驚奇；事實上,這與業(yè)界從原理圖捕獲到HDL綜合的轉(zhuǎn)變有著驚人的相似,而后者成就了當前EDA巨人的主導位置。

就象Clayton 在他所著的《創(chuàng)新者的困境》(The Innovator's Dilemma)一書指出的那樣,忽略新興技術這一舉措最終將埋沒業(yè)界巨人。

故事對每個人來說都是相同的:不進則退。只有改革或創(chuàng)新才有前途。問題是:你該怎樣選擇？

作者:David Fritz

首席執(zhí)行官

Silistix公司