Cadence設計系統公司日前宣布,組建Power Forward Initiative解決電子行業(yè)面臨的低功耗IC設計難題。該聯盟的成員包括超微半導體、應用材料公司、ARM、ATI技術公司、Cadence設計系統公司、飛思卡爾半導體、富士通有限公司、NEC電子有限公司,及臺積電公司(TSMC)。該聯盟將會利用這些技術公司的優(yōu)勢,設計并生產更節(jié)能的電子器件。

Power Forward Initiative將連接設計、驗證和實現以降低風險,并提高芯片功耗降低的可預測性。各成員將采取一種全新的自動化設計架構,使芯片的功耗降低。為了達到這一目標,Power Forward Initiative提倡改良并推廣一種開放的新規(guī)范,以捕獲低功耗設計意圖的核心,并將設計、實現和驗證等領域連接起來。該組織的目標是從2007年開始進行這一開放的行業(yè)標準化進程。

“Cadence相信開發(fā)低功耗技術的最大收益將是來自架構層面,我們已經投資于可實現IP復用和移植的新技術。” Cadence總裁兼首席執(zhí)行官 Mike Fister表示,“Power Forward Initiative聯合行業(yè)的領導者,在改進我們已經完成的模塊構造工作的同時,提供一個能進行更高級別研究的平臺,這將帶領業(yè)界以更廣泛、系統化和集成化的方法進行低功耗設計。”

“隨著微處理器設計尺寸縮小和工藝改進,功耗成為所有新設計需考慮的首要問題。”AMD商用部高級副總裁Marty Seyer說,“以提高功耗作為提高性能水平的代價,對于現在和未來的處理器都無法接受。我們期待著與Power Forward Initiative一起設計并使用新的設計自動化方法,減少高性能半導體器件產生的功耗效應。”

從Common Power Format開始

考慮到這一貫穿整個設計鏈的特定功耗設計管理目標對廣泛方法的需求,以及為確保平穩(wěn)合作和高成品率生產能力,聯盟成員將使用Common Power Format (CPF)的第一個版本。這種新的規(guī)范語言通過把握設計師的功耗管理意圖,解決設計自動化工具流程的限制。Common Power Format為設計開發(fā)和生產提供一個一致的參考點,讓所有設計和技術相關的功耗約束都可以保存在一個文件中,并且在整個設計流程中應用該文件。