系統級芯片(SoC)業務模式要切實可行,須整合設計與制造,開啟新的業務類型或建立企業聯盟。這是日前參與多處理器SoC(MPSoC)論壇的人士發表的看法。

在此次會議中,Synopsys公司CTO Raul Camposano探討了轉向“以良品率為中心”的可制造性設計的必要性。而創意科技(Global Unichip)公司聯合創辦人兼CTO Youn-Long Steve Lin則講述了臺積電設立一家關聯的設計服務公司的事例。此外,意法半導體公司前端技術及制造分部副總裁Philippe Magarshack展示了Crolles2如何引入新工藝節點。

“過去設計與代工及光刻是隔絕的,如今壁壘已經被打破,” Camposano說道。在130及90納米之間,設計成本幾乎翻番,掩膜費用超過兩倍。加工成本降下來了,但是仍然占總體的74%。

他指出,光學逼近校正(OPC)幫助催生了一個“整體的新產業”,有助于確保“以光刻為中心的DFM。”但如今,需要“以良品率為中心的DFM”,關注工藝變化和光刻。EDA供應商能籍具有良品率意識的物理綜合、版圖實踐如線散布和冗余通孔插入及關鍵區域估計,助一臂之力。Camposano指出,包含OPC的光刻線增強技術(RET)是EDA市場增長最快的領域,Synopsys已知在DFM領域出現30多家初創企業。

隨著設計群體將目光投向制造,制造群體也關注著設計。在臺灣,Lin表示,已出現對內部IC設計能力的需求。Lin是臺灣清華大學的教授,也是Global Unichip的創始人,他試圖提供“SoC設計代工”。他的主意是,“系統設計公司只需提供給我們規范,我們處理所有事情,包括封裝和測試,并且向客戶交付完工的芯片。”其目標之一是將TSMC的業務增長10%。

該公司面臨的挑戰是:客戶與Global Unichip之間的仿真器版本不一致,缺乏好的SoC測試解決方案,以及與第三方IP之間的問題。“大多數IP提供商在測試支持方面都非常薄弱。”他指出。

Magarshack則指出,引入新工藝節點的費用已經飛升至90納米10億美元。“越來越少的半導體公司能負擔得起在盈利前向研發投入10億美元。”這種現實促使ST與兩大競爭對手飛思卡爾半導體及飛利浦半導體合作,在2002年創立了Crolles2聯盟。

該聯盟如今已擁有750名工程師,聯合投資10億美元,并且與先進的研發實驗室也建立了合作關系。合作不僅進行工藝開發,而且還開發庫。