發(fā)布日期:2022-07-15 點擊率:28
日前在美國加州舉行的設計自動化研討會(DAC)上,德國Cologne Chip AG推出了一項新的知識產(chǎn)權(quán)(IP)內(nèi)核設計——C3-PLL-2。
這內(nèi)核設計基于Cologne Chip公司的Digicc技術設計方法,是一種面向頻率綜合應用的鎖相環(huán)(PLL)。據(jù)該公司介紹,此全數(shù)字IP核用于數(shù)字邏輯標準單元庫,不受工藝技術和芯片幾何尺寸的影響,占用的芯片面積據(jù)稱小于競爭技術。有關C3-PLL-2的定價及相關信息可從該公司網(wǎng)站得到。