在當前競爭激烈的市場環境下,采用靈活的可編程數字邏輯器件實現產品設計能加強產品的市場競爭力,提供有別于競爭者的個性化產品,同時降低市場風險。然而,在高性能產品設計中,采用FPGA的設計成本通常高達數千美元,通常被作為向ASIC過渡的一個中間環節,發揮驗證設計和應用環境的作用,因而不適用于在批量大、成本要求低的產品設計中應用。

為此,市場存在著對低成本、高性能的FPGA器件的迫切需求,這一類FPGA能夠避免FPGA向ASIC轉化所需要的時間,進一步降低設計風險,加快產品的上市。并有可能在某些領域替代ASIC。

以前FPGA供應商通過減少FPGA的某一功能、優化和選擇封裝降低器件總的成本。雖然這樣做能夠在一定程度上減少FPGA器件的成本,但在成本非常敏感的市場中,性價比還是無法與ASIC競爭。采用嵌入式Nios處理器軟核就是獲得低成本FPGA的有效途徑之一。

與許多獨立的嵌入式處理器相比,Nios處理器FPGA的組合能夠提供更強的處理性能和靈活性,并且具有更低的成本。以一個32位Nios處理器為例,它具有以下一些外圍器件:一個固定波特率的UART,串行外圍設備接口(SPI),一個以太網接口,一個乘法單元和32K的片上RAM。這樣一個配備齊全的處理器大約要用1,500個邏輯單元(LE),或占用邏輯單元最小的Cyclone器件-EP1C3-上大約50%的邏輯資源。EP1C3在大批量時的價格是4美元。設計工程師在每次使用Nios處理器時都能“按要求創建”,而不用的外圍器件也不會被浪費。相比之下,ASIC就沒有這樣的優點。

隨著FPGA設計和制造技術的發展,芯片制造商已經能夠有效地控制了FPGA器件的成本,因而,相對ASIC來說,設計工程師在產品設計中采用FPGA的優勢就顯現出來。以Cyclone系列低成本FPGA為例,主要表現在: 1. 具有與ASIC相近的價格點,并且無需NRE費用；2. 避免采用先進ASIC技術造成的開發成本快速增長的問題；3.降低了MoQ(最低出貨量)的平均開發成本,有效地適應市場的快速變化。

由于低成本設計FPGA既具有FPGA的可編程性,又具有ASIC的成本優勢,因而適合多種復雜系統級功能的集成,從而拓展了低成本可編程器件的應用范圍,并為大批量生產提供優化的功能配置和豐富的片上資源。

一般來說,產品的平均銷售價格(ASP)與銷售的數量成反比。過去,FPGA器件的成本很高,在大批量生產中,工程師寧愿支付與ASIC開發需要的NRE費,采用設計靈活性高、成本相近、具有可編程特性的低成本FPGA能夠節省從FPGA到ASIC轉換所花費的時間和設計投入。

作者:Paul Chan

Marc Lee

Altera Corporation