瑞薩科技公司(Renesas Technology)和Sarnoff Europe公司日前宣布簽署協(xié)議,瑞薩科技獲Sarnoff授權使用權其TakeCharge技術,IC設計者可以使用這種技術設計片上靜電放電(ESD)保護電路。由于不用耗資、耗時進行新設計,使用這種技術可以加速產(chǎn)品的上市時間,可以加速瑞薩科技采用絕緣硅(SOI)工藝的高級系統(tǒng)LSI器件的開發(fā)。

在制造過程中,印刷電路板和LSL器件之間可能產(chǎn)生靜電放電。在印刷電路板上積聚的靜電在LSL器件安裝過程中可能會放電,靜電放電可能在LSL器件內(nèi)產(chǎn)生過量的電流,從而損壞其內(nèi)部器件。防止這個問題的一種方法是使用特殊的電路來保護LSL器件的內(nèi)部組件。在SOI器件中,晶體管在絕緣層的頂部形成。這使得此類器件更容易受到靜電放電的損壞,因此,采取有效的對策比以往顯得更為重要。

瑞薩科技在其塊硅CMOS產(chǎn)品中早就使用了專有的ESD保護技術。但是,隨著小型化的不斷發(fā)展,塊硅原料被SOI所取代,尤其是在65nm工藝中更是如此。為加速采用最新技術的高級系統(tǒng)LSL器件的開發(fā)工作,在短期內(nèi)開發(fā)可行的ESD保護技術已經(jīng)成為非常迫切的任務。

來自Sarnoff Europe公司的TakeCharge ESD保護技術可以在短期內(nèi)實現(xiàn)最優(yōu)ESD保護電路設計,從而可以在較短的時間內(nèi)設計和開發(fā)新型LSL器件。另外,它可以在更小的表面區(qū)域上提供高級ESD保護,從而可以開發(fā)更小的芯片。最后,它具有很低的寄生電容,非常適合高速應用。

在這樣的背景下,瑞薩科技與Sarnoff Europe公司簽署協(xié)議,在瑞薩科技的SOL產(chǎn)品中使用TakeCharge ESD保護技術,包括90nm和65nm器件。通過使用TakeCharge,瑞薩科技計劃為市場提供具有非常好ESD保護能力的優(yōu)化、小型SOL產(chǎn)品,同時縮短設計和開發(fā)所需的時間。