在一個多月前于美國加州召開的國際ESD工作會議上,ESD目標等級(ESD Target Levels)行業委員會發布了一份白皮書,提議把片上ESD應力等級降低一半以上。該提議有望縮短芯片廠商的開發周期并降低成本,在一些新設計中,這些廠商為滿足目前的ESD等級要求絞盡腦汁。該委員會認為,目前的ESD等級已經過時而且要求過于苛刻,結果導致了不必要的調試時間、IC返工以及產品延期上市。此外,該委員會還聲稱,此提議不會對質量和性能造成影響。

該委員會希望到2008年時業界能就該提議達成共識,此外它還計劃將其白皮書提交給美國電子器件工程聯合委員會(Jedec)標準組織。預計Jedec可能不會把此提議認定為一個正式標準,但或許會同意或“劃分”新的ESD目標等級。

提議引起各利益集團的爭執

隨著芯片和系統都變得越來越小、且越來越復雜,產品故障率會隨著ESD等級的降低而不斷提高。據美國靜電放電協會(ESDA)披露,由EDS問題而損壞的元器件,范圍從幾美分的簡單二極管到數百美元的復雜混合電路。

除了提出新的目標等級,該行業委員會還打算就提議的ESD等級爭取到相應客戶的首肯。該委員會去年成立,目前包括的16家主要的公司有:ADI、AMD、飛思卡爾、富士通、IBM、英飛凌、英特爾、LSI、Matsushita、NXP、Oki、瑞薩、三星、Sarnoff、TI和臺積電。

但是考慮到OEM承擔著提升終端產品ESD保護水平的壓力,系統制造商們對降低ESD標準的做法并不滿意。“降低ESD等級是在拿產品質量開玩笑。”一位供應商表示,“他們這樣做舍棄了可靠性。換句話說,半導體行業是在推卸責任,把ESD難題轉嫁到其他人身上。”

甚至連ESD委員會的一位成員也認為降低ESD等級會為電子行業帶來潛在問題。“我不認為這是個好主意。”Sarnoff公司下屬子公司Sarnoff Europe的執行總監Koen Verhaege表示,“在沒有合理數據、明確以及客觀的證據,證明降低等級不會影響質量和良率的情況下,莽撞的更改規范是不顧及后果的作法,可能會對部門、公司及業務帶來致命損害。”

圖:隨著ESD目標等級的降低,產品質量要求也在降低。

Sarnoff公司是提供ESD保護IP的供應商,一些人認為,該公司的反對意見或許與其IP業務掛鉤,因為ESD目標等級的降低勢必會威脅到其IP業務。“他們不生產IC,所以動機可能與我們不同。”TI公司硅技術部門科學家、業界知名ESD專家Charvaka Duvvury表示。

Duvvury聲稱,目前的ESD目標等級對IC設計來說過于嚴格。他堅稱,委員會提交的降低片上ESD目標等級的提議不會對質量、可靠性或性能產生影響。ESD委員會組織的大量現場測試也表明,降低ESD等級的數字芯片很少會出現問題或需要現場返修,他表示。

現在唯一的挑戰是如何說服客戶。“自然,我們會遇到阻力。”Duvvury指出,“客戶會認為,我們是為了自己的利益才這樣做的。”

“但除非降低ESD目標等級是安全的,否則芯片廠商也不會獲得什么好處。”市場研究機構Forward Concepts的總裁Will Strauss表示,“我站在芯片廠商這邊。”

Sanmina-SCI公司PCB和背板部門高級副總裁兼CTO George Dudnikov表示,現在就斷言提交的ESD目標等級是否會對IC質量產生整體影響為時過早。但他警告:“若良率受到影響,業內很快就會公然對抗。”

傳統實施ESD保護的三個層面

全球最大的合同電子制造商之一Sanmina-SCI公司試圖把握這次機會。該公司與開發合作伙伴Shocking Technologies一起,共同設計一種板級的嵌入式ESD方案。該技術最終是要將ESD保護從芯片轉移到電路板上,Dudnikov表示。

多年來,OEM在三個層面實施ESD防護措施:系統級、板級以及芯片級。在系統級,OEM一般采用獨立的ESD器件,用來防護特定I/O、連接器或其它器件內的突發靜電浪涌。ESD器件遵循IEC 6100-4-2規范的抗擾度要求,該規范規定要抵御15,000V的空氣放電和8,000V的接觸放電。

“對系統公司來說,制造商的品質至關重要。所以,ESD正在變得越來越重要。”Semtech公司營銷總監Tom Dugan表示。Semtech是一家提供ESD保護器件及相關產品的公司。

在器件級,所有芯片設計必須集成專用二極管或用于ESD防護的其它片上獨立電路。許多芯片廠商有自己的內部ESD方案,而且飛思卡爾、Sarnoff及另幾家公司還出售或授權各自的專有技術。

ESD目標等級行業委員會,這個與ESDA協會無任何關系的特別小組,一直提議修改兩個主要的器件級ESD應力測試標準:人體模型(HBM)和機器模型(MM)。

20多年以來,芯片制造商開發的帶片上ESD保護電路的數字IC產品,都能支持2,000V的HBM和200V的MM。在新提議中,ESD委員會推動業界將HBM和MM水平分別降至1,000V和30V。

HBM測試模擬的是從人體到器件的電荷轉移,MM測試模擬的則是從機器到器件的電荷轉移。現在,還沒有針對第三種主要ESD目標等級——帶電器件模型(CDM)的改進提議。CDM測試模擬的是從器件到器件的電荷轉移,目前仍為500 V。

事實上,CDM、HBM或MM規范并沒被標準組織所承認。多年以來,芯片制造商及其客戶基于某種特殊原因,一直都將上述ESD規范當作事實標準。

但在90nm節點及以下,現有器件級的ESD目標等級太高,英飛凌科技ESD設計高級主管、ESD目標等級行業委員會主席Harald Gossner表示。他警告道,必須降低ESD規范的等級,以便節省那些不必要的、延緩IC上市的調試時間。

今天,行業所遵循的嚴格的器件級ESD目標等級最初是在20多年前制訂的,當時的生產現場缺少合適的ESD保護,而如今這些已成為歷史,Gossner表示。隨著數字IC向亞微米水平發展,芯片廠商要竭盡所能來滿足這些標準,他說。

設計人員遇到的難題之一,就是在芯片設計中向越來越小的超細柵氧工藝轉變。一份來自TI的報告指出,這種趨勢正在引發行業對熱損傷,以及來自瞬態ESD脈沖的潛在損傷(即便在帶有鉗位二極管的情況下)的密切關注。

對SoC產品、特別是帶有數字功能的支持RF的藍牙器件來說,問題就更復雜了。對RF和復合半導體而言,業界一直都采取較低的ESD保護等級。“復合半導體器件接受的ESD保護性能更要低得多,例如,許多GaAs芯片的HBM指標是250V,因為沒人拿得出技術上或經濟上可行的片上保護方案。”Sarnoff在一篇論文中指出。

但Sarnoff堅稱,它有用于90nm及以下節點ESD保護的IP方案。截至目前,這家公司業已向愛普生、瑞薩、東芝和其它一些日本公司授權這個名為TakeCharge的ESD保護方案。在日本,ESD保護是產品中的“賣點”,Sarnoff的Verhaege表示。

“技術文獻顯示,一旦設計進入90nm及以下節點,常規的ESD保護方案在技術和/或經濟上就不再可行,但解決方案還是有的。”他表示。

飛思卡爾半導體則正在采取一種截然不同、甚至有些矛盾的作法。一方面,飛思卡爾向其它公司授權自己專屬的ESD保護技術；另一方面,它也支持行業委員會關于降低ESD標準的建議。

飛思卡爾的ESD產品設計經理Jim Miller表示,該公司正在積極努力,以便使降低ESD標準的提議在業內和其公司內部都能達成共識。“我們的想法是使品保人員參與其中,”他說,“我們正努力讓公司內部人員接受這一目標。”

在系統級,Semtech近日擴展了自己獨立低容抗保護器件產品線——RailClamp。該系列產品為高速應用系統設計師提供ESD防護能力,使其無需使用競爭性方案所采用的高鉗位電壓和高容抗。RClamp 1502B和RClamp 2402B兩款器件具有的超低容抗,能保護高速數據線且不會引起信號衰減,Semtech的Dugan表示。

專用聚合物實現ESD保護

Sanmina-SCI采用了一種新穎的方法,它利用Shocking Technologies公司的專用聚合物來把ESD保護嵌入在PCB內。這兩家公司正在開發一種能通過施加電壓來轉換導電狀態的絕緣材料,當被施加一個預編程的雙向電壓時,這種材料可瞬間從絕緣狀態轉為導電狀態,Shocking Technologies總裁兼CEO Lex Kosowsky介紹。

“該技術類似汽車上的安全氣囊。”他表示。

其它進展還有,ESD測試服務供應商White Mountain Labs與SRF Technologies公司結盟。 SRF Technologies是一家為半導體公司提供I/O和ESD設計支持的公司。

作者:馬立得