對于高頻系統來說,電磁干擾(EMI)是個不小的危害,噪聲具有頻譜寬、隱蔽性強、難于消除等特點,因此將噪聲抑制到最小對提高系統性能指標是必要的。對于抑制噪聲、減小EMI,可以通過改進電源方案、降低電源噪聲、優化時鐘方案、正確產生邏輯信號,以及設計接口電路和信號線連接部分。本文將闡述如何通過上述方案減小高頻系統控制電路產生的噪聲以提高系統性能。

可編程邏輯器件內置鎖相環,可以保持與外部時鐘的同步,同時還可滿足倍頻需要,可編程邏輯器件還內置全局時鐘總線,可滿足邏輯的同步建立。為了驅動外部TTL設備,控制系統采用了可編程邏輯器件和高速CMOS器件進行緩沖,為了實現長距離傳輸,還需對輸出信號進行終端匹配。接口部分指的是接插件,接插件具有較大的引線電感,很容易造成信號傳輸線的阻抗不匹配,因此需要做好屏蔽才能減少EMI問題。

電路的電源及接地部分設計

邏輯器件的供電并不是單電壓的,還需要DC-DC輸出的5V直流通過LDO進行變壓,LDO對DC-DC輸出的電壓中的噪聲部分還可進一步抑制,尤其是對高頻部分,通過2個LDO,將5V直流電壓變到和兩組輸出到可編程器件。DC-DC去耦處理如圖2。

時鐘信號線最大走線長度計算

r/2)*V_P

P=

r:信號上升沿時間,取4ns；

P:信號在微帶線中傳輸的速度；

8m/s,因此,始終信號線最大走線長度。

電路的邏輯部分設計

編程器件之間串接一個100歐姆電阻進行限流,以保證可編程器件的使用安全。

電路的接口部分設計

本文小結

作者:孫亞光

北京九州恒潤科技有限公司

E-mail: sygbj@