芯片設計解決方案供應公司微捷碼(Magma)設計自動化公司,發表有片上掃描鏈壓縮功能的Talus ATPG與Talus ATPGX。這些先進的自動測試向量生成(ATPG)產品使設計師能明顯改進測試質量,減少周轉時間并且降低納米級芯片的成本。藉由整合Talus ATPG和Talus ATPGX進入Talus物理設計環境,微捷碼提供唯一真正實現物理相關DFT(Physically Aware DFT)的IC實現流程。

今天芯片設計的復雜度和更小的尺寸使測試制作的IC更加復雜。新的失效機制不斷涌現。傳統上,多數瑕疵是在門級網表上使用由ATPG工具產生的stuck-at模型來檢測的。今天要維持必需的百萬分之一的瑕疵率(DPM),IC制造者必須使用與時序、布局和功率相關的瑕疵檢驗技術。結果,質量測試現在要求使用更多缺點模型以及從各種各樣的設計工具中產生的費時和易出錯的數據。傳統ATPG工具沒有這種性能或能力來提供納米級IC測試質量和周轉時間所需的水平。

Talus ATPG設計之初就是為了并行處理多種失效模型,以提高測試質量和設計周轉時間。它充分地整合進微捷碼的Talus IC實現系統并利用統一的數據模型架構來高效率地得到時間、布局、功率和其它一般ATPG工具無法獲得的設計信息。這使Talus ATPG可產生其它工具無法生成的測試向量。例如,Talus ATPG可為極小的橋梁瑕疵和干擾進行測試。使用統一資料模型也允許Talus ATPG支持當前幾乎所有的缺點模型,也可以容易地支持未來模型,和提供更好的易用性。

Talus ATPG也包括可在不降低測試質量的前提下進一步減少測試時間和測試費用的額外功能。它是市面上唯一的多線程ATPG工具,可以提供比常規工具更高的吞吐量。Talus ATPGX內建片上掃描鏈壓縮功能,可降低40倍的測試數據容量。Talus ATPG能夠準確地診斷機臺上的失效以發現瑕疵的邏輯和物理位置。診斷結果可以傳遞到微捷碼的Knights Camelot與Logic Map產品,和從微捷碼Yield Manager產品上載的物理和電子瑕疵數據進行交互作用和失效分析。

“隨著芯片工藝尺寸越來越小,我們必須處理新的、復雜的錯誤機制。以傳統的ATPG工具來產生測試向量變得更加復雜而費時。”IDT設計自動化服務主任Camille Kokozaki表示,“我們發現微捷碼的ATPG,時序和物理布局的緊密結合和無縫流程都非常令人信服。”

“作為一個公認的通信技術革新者,我們一直在期待著可幫助我們快速搶占市場的新技術。”Comtech AHA公司工程部副總裁Jeff Hannon表示。“Talus ATPG的多線程引擎,測試向量優化技術,與可針對多缺點模型的能力,使我們可以更快生成更有效的測試向量,有助降低我們先進IC的周轉時間和成本。”

"隨著設計和制造IC的費用日漸增加,測試過程更加高效率是極端重要的-如果您無法測試它,就不要建立它。"微捷碼設計實施事業部總經理Kam Kittrell表示。"Talus ATPG的加入更加強了Talus平臺的測試能力,使我們的顧客對他們芯片的制造、測試以及盈利能力更有信心。"

Talus ATPG與Talus ATPGX已經上市。