發布日期：2022-04-18 點擊率：71
I2C總線
I2C總線連線圖
I2C（Inter－Integrated Circuit）總線是由PHILIPS公司開發的兩線式串行總線，用于連接微控制器及其外圍設備。是微電子通信控制領域廣泛采用的一種總線標準。它是同步通信的一種特殊形式，具有接口線少，控制方式簡單，器件封裝形式小，通信速率較高等優點。
目錄
I2C總線術語
I2C總線位傳輸
1.數據的有效性
2.起始和停止條件
I2C總線數據傳輸
1.字節格式
2.應答響應
尋址方式
1.7位尋址
2.10位尋址
快速和高速模式
1.快速模式
2.高速模式
I2C常用念法
I2C總線特征
I2C總線術語
I2C總線位傳輸
1.數據的有效性
2.起始和停止條件
I2C總線數據傳輸
1.字節格式
2.應答響應
尋址方式
1.7位尋址
2.10位尋址
快速和高速模式
1.快速模式
2.高速模式
I2C常用念法
展開
1、只要求兩條總線線路：一條串行數據線SDA，一條串行時鐘線SCL；
2、每個連接到總線的器件都可以通過唯一的地址和一直存在的簡單的主機/從機關系軟件設定地址，主機可以作為主機發送器或主機接收器；
3、它是一個真正的多主機總線，如果兩個或更多主機同時初始化，數據傳輸可以通過沖突檢測和仲裁防止數據被破壞；
4、串行的8位雙向數據傳輸位速率在標準模式下可達100kbit/s，快速模式下可達400kbit/s，高速模式下可達3.4Mbit/s；
5、連接到相同總線的IC數量只受到總線的最大電容400pF限制。
發送器：發送數據到總線的器件；
接收器：從總線接收數據的器件；
主機：初始化發送產生時鐘信號和終止發送的器件；
從機：被主機尋址的器件；
多主機：同時有多于一個主機嘗試控制總線但不破壞傳輸；
仲裁：是一個在有多個主機同時嘗試控制總線但只允許其中一個控制總線并使傳輸不被破壞
的過程；
同步：兩個或多個器件同步時鐘信號的過程 。
由于連接到I2C總線的器件有不同種類的工藝（CMOS、NMOS、PMOS、雙極性），邏輯0（低）和邏輯1（高）的電平不是固定的，它由電源VCC的相關電平決定，每傳輸一個數據位就產生一個時鐘脈沖。
在傳輸數據的時候，SDA線必須在時鐘的高電平周期保持穩定，SDA的高或低電平狀態只
I2C位傳輸數據有效性
有在SCL線的時鐘信號是低電平時才能改變 。
SCL線是高電平時，SDA線從高電平向低電平切換，這個情況表示起始條件；
SCL線是高電平時，SDA線由低電平向高電平切換，這個情況表示停止條件。
起始和停止條件一般由主機產生，總線在起始條件后被認為處于忙的狀態
起始和停止條件
，在停止條件的某段時間后總線被認為再次處于空閑狀態。
如果產生重復起始條件而不產生停止條件，總線會一直處于忙的狀態，此時的起始條件（S）和重復起始條件（Sr） 在功能上是一樣的。
發送到SDA線上的每個字節必須為8位，每次傳輸可以發送的字節數量不受限制。每個字節后必須跟一個響應位。首先傳輸的是數據的最高位（MSB），如果從機要完成一些其他功能后（例如一個內部中斷服務程序）才能接收或發送下一個完整的數據字節，可以使時鐘線SCL保持低電平，迫使主機進入等待狀態，當從機準備好接收下一個數據字節并釋放時鐘線SCL后數據傳輸繼續。
數據傳輸必須帶響應，相關的響應時鐘脈沖由主機產生。在響應的時鐘脈沖期間發送器釋放SDA線（高）。
在響應的時鐘脈沖期間，接收器必須將SDA線拉低，使它在這個時鐘脈沖的高電平期間保持穩定的低電平。
通常被尋址的接收器在接收到的每個字節后，除了用CBUS地址開頭的數
I2C總線數據傳輸和應答
據，必須產生一個響應。當從機不能響應從機地址時（例如它正在執行一些實時函數不能接收或發送），從機必須使數據線保持高電平，主機然后產生一個停止條件終止傳輸或者產生重復起始條件開始新的傳輸。
如果從機接收器響應了從機地址，但是在傳輸了一段時間后不能接收更多數據字節，主機必須再一次終止傳輸。這個情況用從機在第一個字節后沒有產生響應來表示。從機使數據線保持高電平，主機產生一個停止或重復起始條件。
如果傳輸中有主機接收器，它必須通過在從機不產生時鐘的最后一個字節不產生一個響應，向從機發送器通知數據結束。從機發送器必須釋放數據線，允許主機產生一個停止或重復起始條件。
第一個字節的頭7位組成了從機地址，最低位（LSB）是第8位，它決定了傳輸的
<a href="http://baike.baidu.com/albums/751581/751581/0/0.html#0" cb4fefed4238b675c6008f9"="" target="_blank">
普通的和帶重復開始條件的7位地址格式
方向。第一個字節的最低位是“0”，表示主機會寫信息到被選中的從機；“1”表示主機會向從機讀信息，當發送了一個地址后，系統中的每個器件都在起始條件后將頭7位與它自己的地址比較，如果一樣，器件會判定它被主機尋址，至于是從機接收器還是從機發送器，都由R/W位決定的哦。
10位尋址和7位尋址兼容，而且可以結合使用。
10位尋址采用了保留的1111XXX作為起始條件（S），或重復起始條件（Sr）的后第一個字節的頭7位。
10位尋址不會影響已有的7位尋址，有7位和10位地址的器件可以連接
I2C總線10位地址格式
到相同的I2C總線。它們都能用于標準模式（F/S）和高速模式（Hs）系統。
保留地址位1111XXX有8個組合，但是只有4個組合11110XX用于10位尋址，剩下的4個組合11111XX保留給后續增強的I2C總線。
10位從機地址是由在起始條件（S） 或重復起始條件（Sr）后的頭兩個字節組成。
第一個字節的頭7位是11110XX的組合，其中最后兩位（XX） 是10位地址的兩個最高位（MSB）。
第一個字節的第8位是R/W位，決定了傳輸的方向，第一個字節的最低位是“0”表示主機將寫信息到選中的從機，“1 ”表示主機將向從機讀信息。
如果R/W位是“0 ”，則第二個字節是10位從機地址剩下的8位；如果R/W位是“1”則下一個字節是從機發送給主機的數據。
快速模式器件可以在400kbit/s下接收和發送。最小要求是：它們可以和400kbit/s傳輸同步，可以延長SCL信號的低電平周期來減慢傳輸。快速模式器件都向下兼容，可以和標準模式器件在0~100kbit/s的I2C總線系統通訊。但是，由于標準模式器件不向上兼容，所以不能在快速模式I2C總線系統中工作。快速模式I2C總線規范與標準模式相比有以下額外的特征：
1、最大位速率增加到400kbit/s；
2、調整了串行數據（SDA） 和串行時鐘（SCL）信號的時序；
3、快速模式器件的輸入有抑制毛刺的功能，SDA和SCL輸入有施密特觸發器；
4、快速模式器件的輸出緩沖器對SDA和SCL信號的下降沿有斜率控制功能；
5、如果快速模式器件的電源電壓被關斷，SDA和SCL的I/O管腳必須懸空，不能阻塞總線；
6、連接到總線的外部上拉器件必須調整以適應快速模式I2C總線更短的最大允許上升時間。對于負載最大是200pF的總線，每條總線的上拉器件可以是一個電阻，對于負載在200pF~400pF之間的總線，上拉器件可以是一個電流源（最大值3mA）或者是一個開關電阻電路。
高速模式（Hs模式）器件對I2C總線的傳輸速度有具大的突破。Hs模式器件可以在高達3.4Mbit/s的位速率下傳輸信息，而且保持完全向下兼容快速模式或標準模式（F/S模式）器件，它們可以在一個速度混合的總線系統中雙向通訊。
Hs模式傳輸除了不執行仲裁和時鐘同步外，與F/S模式系統有相同的串行總線協議和數據格式。
高速模式下I2C總線規范如下：
1、Hs模式主機器件有一個SDAH信號的開漏輸出緩沖器和一個在SCLH輸出的開漏極下拉和電流源上拉電路。這個電流源電路縮短了SCLH信號的上升時間，任何時侯在Hs模式，只有一個主機的電流源有效；
2、在多主機系統的Hs模式中，不執行仲裁和時鐘同步，以加速位處理能力。仲裁過程一般在前面用F/S模式傳輸主機碼后結束；
3、Hs模式主機器件以高電平和低電平是1:2的比率產生一個串行時鐘信號。解除了建立和保持時間的時序要求；
4、可以選擇Hs模式器件有內建的電橋。在Hs模式傳輸中，Hs模式器件的高速數據（SDAH）和高速串行時鐘（SCLH）線通過這個電橋與F/S模式器件的SDA和SCL線分隔開來。減輕了SDAH和SCLH線的電容負載，使上升和下降時間更快；
5、Hs模式從機器件與F/S從機器件的唯一差別是它們工作的速度。Hs模式從機在SCLH和SDAH輸出有開漏輸出的緩沖器。SCLH管腳可選的下拉晶體管可以用于拉長SCLH信號的低電平，但只允許在Hs模式傳輸的響應位后進行；
6、Hs模式器件的輸出可以抑制毛刺，而且SDAH和SCLH輸出有一個施密特觸發器；
7、Hs模式器件的輸出緩沖器對SDAH和SCLH信號的下降沿有斜率控制功能。[1]
I2C（Inter-Integrated Circuit）是內部整合電路的稱呼，是一種串行通訊總線，使用多主從架構，由飛利浦公司在1980年代為了讓主板、嵌入式系統或手機用以連接低速周邊裝置而發展。I2C的正確讀法為"I-squared-C"，而"I-two-C"則是另一種錯誤但被廣泛使用的讀法，在中國則多以"I方C"稱之
下一篇： 斷路器、隔離開關、接
上一篇： 索爾維全系列Solef?PV
