數(shù)據(jù)采集系統(tǒng)級(jí)挑戰(zhàn)
系統(tǒng)架構(gòu)師和電路硬件設(shè)計(jì)人員針對(duì)最終應(yīng)用(如測(cè)試和測(cè)量、工業(yè)自動(dòng)化、醫(yī)療健康或航空航天和防務(wù))需求，往往要耗費(fèi)大量研發(fā)(R&D)資源來開發(fā)高性能、分立式精密線性信號(hào)鏈模塊，以實(shí)現(xiàn)測(cè)量和保護(hù)、調(diào)節(jié)和采集或合成和驅(qū)動(dòng)。本文將重點(diǎn)討論精密數(shù)據(jù)采集子系統(tǒng)，如圖1所示。
電子行業(yè)瞬息萬變，隨著對(duì)研發(fā)預(yù)算和上市時(shí)間(TTM)的控制日益嚴(yán)苛，用于構(gòu)建模擬電路并制作原型來驗(yàn)證其功能的時(shí)間也越來越少。在散熱性能和印刷電路板(PCB)密度受限的情況下，硬件設(shè)計(jì)人員需要通過尺寸不斷縮小的復(fù)雜設(shè)計(jì)提供先進(jìn)的精密數(shù)據(jù)轉(zhuǎn)換性能和更高的魯棒性。通過系統(tǒng)級(jí)封裝(SiP)技術(shù)實(shí)現(xiàn)的異構(gòu)集成，繼續(xù)推動(dòng)電子行業(yè)朝著更高密度、更多功能、更強(qiáng)性能和更長(zhǎng)的平均無故障時(shí)間的趨勢(shì)發(fā)展。本文將介紹ADI公司如何利用異質(zhì)集成改變精密轉(zhuǎn)換競(jìng)爭(zhēng)環(huán)境，并提供對(duì)應(yīng)用產(chǎn)生重大影響的解決方案。
圖1.高級(jí)數(shù)據(jù)采集系統(tǒng)框圖
系統(tǒng)設(shè)計(jì)人員面臨諸多挑戰(zhàn)，不僅需要為最終原型選擇器件并優(yōu)化設(shè)計(jì)，還要滿足驅(qū)動(dòng)ADC輸入、保護(hù)ADC輸入以使其免受過壓事件影響、最大限度地降低系統(tǒng)功耗、用低功耗微控制器和/或數(shù)字隔離器實(shí)現(xiàn)更高的系統(tǒng)吞吐量等技術(shù)要求。隨著OEM更多地關(guān)注系統(tǒng)軟件和應(yīng)用，以打造獨(dú)特的系統(tǒng)解決方案，他們也將更多的資源分配給軟件開發(fā)，而不是硬件開發(fā)。這樣就增加了硬件開發(fā)的壓力，需要進(jìn)一步減少設(shè)計(jì)迭代。
開發(fā)數(shù)據(jù)采集信號(hào)鏈的系統(tǒng)設(shè)計(jì)人員通常需要高輸入阻抗才能與各種傳感器直接接口，這些傳感器可能具有變共模電壓和單極或雙極單端或差分輸入信號(hào)。我們通過圖2全面分析一下使用分立式器件實(shí)現(xiàn)的典型信號(hào)鏈，從而了解系統(tǒng)設(shè)計(jì)人員的一些主要技術(shù)難點(diǎn)。圖中所示為精密數(shù)據(jù)采集子系統(tǒng)的關(guān)鍵部分，其中20 V p-p儀表放大器輸出施加于全差分放大器(FDA)的同相輸入。此FDA提供必要的信號(hào)調(diào)理，包括電平轉(zhuǎn)換、信號(hào)衰減，輸出擺幅在0 V和5 V之間，輸出共模電壓為2.5 V，相位相反，從而為ADC輸入提供10 V p-p差分信號(hào)，以最大限度地?cái)U(kuò)大其動(dòng)態(tài)范圍。儀表放大器采用±15 V的雙電源供電，而FDA由+5 V/–1 V供電，ADC由5 V電源供電。用反饋電阻(RF1 = RF2)與增益電阻(RG1 = RG2)的比值，將FDA增益設(shè)置為0.5。FDA的噪聲增益(NG)定義為：
其中β1和β2為反饋系數(shù)：
圖2.典型數(shù)據(jù)采集信號(hào)鏈的簡(jiǎn)化原理圖
本節(jié)將探討FDA周圍的電路不平衡(即β1 ≠ β2)或反饋和增益電阻(RG1、RG2、RF1、RF2)的不匹配對(duì)SNR、失真、線性度、增益誤差、偏移和輸入共模抑制比等關(guān)鍵技術(shù)參數(shù)有何影響。FDA的差分輸出電壓取決于VOCM，因此，當(dāng)反饋系數(shù)β1和β2不相等時(shí)，輸出幅度或相位的任何不平衡都會(huì)在輸出端產(chǎn)生不良共模成分，這些共模成分以噪聲增益放大后，會(huì)導(dǎo)致FDA的差分輸出中存在冗余噪聲和失調(diào)。因此，增益/反饋電阻的比值必須匹配。換言之，輸入源阻抗和RG2 (RG1)的組合應(yīng)匹配(即β1 = β2)，以避免信號(hào)失真和各輸出信號(hào)的共模電壓失配，并防止FDA的共模噪聲增加。要抵消差分失調(diào)并避免輸出失真，可添加一個(gè)與增益電阻(RG1)串聯(lián)的外部電阻。不僅如此，增益誤差偏移還受電阻類型的影響，例如薄膜、低溫度系數(shù)電阻等，而在成本和電路板空間受限的情況下尋找匹配的電阻并不容易。
此外，由于額外成本和PCB上的空間有限，很多設(shè)計(jì)人員在創(chuàng)建單數(shù)雙極性電源時(shí)遇到不少麻煩。設(shè)計(jì)人員還需要仔細(xì)選擇合適的無源器件，包括RC低通濾波器(放在ADC驅(qū)動(dòng)器輸出和ADC輸入之間)以及用于逐次逼近寄存器(SAR) ADC動(dòng)態(tài)參考節(jié)點(diǎn)的去耦電容。RC濾波器有助于限制ADC輸入端噪聲，并減少來自SAR ADC輸入端容性DAC的反沖。應(yīng)選擇C0G或NP0型電容和合理的串聯(lián)電阻值，使放大器保持穩(wěn)定并限制其輸出電流。最后，PCB布局對(duì)于保持信號(hào)完整性以及實(shí)現(xiàn)信號(hào)鏈的預(yù)期性能至關(guān)重要。
簡(jiǎn)化客戶的設(shè)計(jì)進(jìn)程
許多系統(tǒng)設(shè)計(jì)人員最終都是為相同的應(yīng)用設(shè)計(jì)不同的信號(hào)鏈架構(gòu)。然而，并非所有設(shè)計(jì)都適用同一種信號(hào)鏈，因此ADI公司提供具有先進(jìn)性能的完整信號(hào)鏈μModule?解決方案，專注于信號(hào)鏈、信號(hào)調(diào)理和數(shù)字化的通用部分，以此彌補(bǔ)標(biāo)準(zhǔn)分立器件和高度集成的客戶特定IC之間的缺口，幫助解決主要難點(diǎn)。 ADAQ4003是SiP解決方案，較好地兼顧了降低研發(fā)成本和縮減尺寸兩方面因素，同時(shí)加快了原型制作。
ADAQ4003 μModule精密數(shù)據(jù)采集解決方案采用ADI的先進(jìn)SiP技術(shù)，將多個(gè)通用信號(hào)處理和調(diào)理模塊以及關(guān)鍵無源器件集成到單個(gè)設(shè)備中(見圖5)。ADAQ4003包括低噪聲、FDA、穩(wěn)定的基準(zhǔn)電壓源緩沖器和高分辨率18位、2 MSPS SAR ADC。
ADAQ4003通過將元件選擇、優(yōu)化和布局從設(shè)計(jì)人員轉(zhuǎn)移到器件本身，簡(jiǎn)化了信號(hào)鏈設(shè)計(jì)，縮短了精密測(cè)量系統(tǒng)的開發(fā)周期，并解決了上一節(jié)討論的所有主要問題。FDA周圍的精密電阻陣列使用ADI專有的iPassives?技術(shù)構(gòu)建，可解決電路不平衡問題，減少寄生效應(yīng)，有助于實(shí)現(xiàn)高達(dá)0.005%的出色增益匹配，并優(yōu)化漂移性能(1 ppm/°C)。與分立式無源器件相比，iPassives技術(shù)還具有尺寸優(yōu)勢(shì)，從而最大限度地減少了與溫度相關(guān)的誤差源，并減少了系統(tǒng)級(jí)校準(zhǔn)工作。FDA提供快速建立和寬共模輸入范圍以及精確的可配置增益選項(xiàng)(0.45、0.52、0.9、1或1.9)性能，允許進(jìn)行增益或衰減調(diào)節(jié)，支持全差分或單端到差分輸入。
ADAQ4003在ADC驅(qū)動(dòng)器和ADC之間配置了一個(gè)單極點(diǎn)RC濾波器，旨在最大限度地減少建立時(shí)間，增加輸入信號(hào)帶寬。此外為基準(zhǔn)電壓節(jié)點(diǎn)和電源提供了所有必要的去耦電容，以簡(jiǎn)化物料清單(BOM)。ADAQ4003還內(nèi)置一個(gè)配置為單位增益的基準(zhǔn)電壓緩沖器，用于驅(qū)動(dòng)SAR ADC基準(zhǔn)電壓節(jié)點(diǎn)和相應(yīng)去耦電容的動(dòng)態(tài)輸入阻抗，實(shí)現(xiàn)優(yōu)化性能。REF引腳上的10 μF是在位判斷過程中幫助補(bǔ)充內(nèi)部電容DAC電荷的關(guān)鍵要求，對(duì)于實(shí)現(xiàn)峰值轉(zhuǎn)換性能至關(guān)重要。與許多傳統(tǒng)SAR ADC信號(hào)鏈相比，通過內(nèi)置基準(zhǔn)電壓緩沖器，由于基準(zhǔn)電壓源驅(qū)動(dòng)高阻抗節(jié)點(diǎn)，而不是SAR電容陣列的動(dòng)態(tài)負(fù)載，因此用戶可以實(shí)現(xiàn)功耗更低的基準(zhǔn)電壓源。而且可以靈活選擇與所需模擬輸入范圍匹配的基準(zhǔn)電壓緩沖器輸入電壓。
小尺寸簡(jiǎn)化了PCB布局并支持高通道密度
與傳統(tǒng)分立式信號(hào)鏈相比(如圖3所示)，ADAQ4003的7 mm × 7 mm BGA封裝尺寸至少縮減了4倍，可在不犧牲性能的情況下實(shí)現(xiàn)小型儀器儀表。
圖3.ADAQ4003 μModule器件與分立信號(hào)鏈解決方案的尺寸對(duì)比
印刷電路板布局對(duì)于保持信號(hào)完整性以及實(shí)現(xiàn)信號(hào)鏈的預(yù)期性能至關(guān)重要。ADAQ4003的模擬信號(hào)位于左側(cè)，數(shù)字信號(hào)位于右側(cè)，這種引腳排列可以簡(jiǎn)化布局。換言之，這樣設(shè)計(jì)人員就能夠?qū)⒚舾械哪M部分和數(shù)字部分保持分離，并限制在電路板的一定區(qū)域內(nèi)，避免數(shù)字和模擬信號(hào)交叉以減輕輻射噪聲。ADAQ4003集成了用于基準(zhǔn)電壓源(REF)和電源(VS+、VS?、VDD和VIO)引腳的所有必要的(低等效串聯(lián)電阻(ESR)和低等效串聯(lián)電感(ESL))去耦陶瓷電容。這些電容在高頻時(shí)會(huì)提供低阻抗接地路徑，以便處理瞬態(tài)電流。
無需外部去耦電容，沒有這些電容，也就不會(huì)產(chǎn)生已知的性能影響或任何EMI問題。通過移除用于形成板載供電軌(REF、VS+、VS?、VDD和VIO)的基準(zhǔn)電壓源和LDO穩(wěn)壓器輸出端的外部去耦電容，在ADAQ4003評(píng)估板上可以驗(yàn)證這一性能影響。圖4顯示了不論使用還是移除外部去耦電容，雜散噪聲都被隱藏在低于?120 dB的本底噪聲下。ADAQ4003采用小尺寸設(shè)計(jì)，可實(shí)現(xiàn)高通道密度PCB布局，同時(shí)減輕了散熱挑戰(zhàn)。但是，各器件的布局和PCB上各種信號(hào)的路由至關(guān)重要。輸入和輸出信號(hào)采用對(duì)稱路由，同時(shí)電源電路遠(yuǎn)離單獨(dú)電源層上的模擬信號(hào)路徑，并采用盡可能寬的走線，對(duì)于提供低阻抗路徑、減小電源線路上的毛刺噪聲影響以及避免EMI問題尤其重要。
圖4.提供短路輸入ADAQ4003 FFT，在移除各個(gè)供電軌的外部去耦電容前后性能保持不變
使用高阻抗PGIA驅(qū)動(dòng)ADAQ4003
如前所述，通常需要高輸入阻抗前端才能直接與各種類型的傳感器連接。大多數(shù)儀器儀表和可編程增益儀表放大器(PGIA)具有單端輸出，無法直接驅(qū)動(dòng)全差分?jǐn)?shù)據(jù)采集信號(hào)鏈。但是，LTC6373 PGIA提供全差分輸出、低噪聲、低失真和高帶寬，可直接驅(qū)動(dòng)ADAQ4003而不影響精密性能，因此適合許多信號(hào)鏈應(yīng)用。 LTC6373通過可編程增益設(shè)置(使用A2、A1和A0引腳)在輸入端和輸出端實(shí)現(xiàn)直流耦合。
在圖5中，LTC6373采用差分輸入至差分輸出配置和±15 V雙電源。根據(jù)需要，LTC6373也可采用單端輸入至差分輸出配置。LTC6373直接驅(qū)動(dòng)ADAQ4003，其增益設(shè)置為0.454。LTC6373的VOCM引腳接地，其輸出擺幅在?5.5 V和+5.5 V之間(相位相反)。ADAQ4003的FDA對(duì)LTC6373的輸出進(jìn)行電平轉(zhuǎn)換以匹配ADAQ4003所需的輸入共模，并提供利用ADAQ4003 μModule器件內(nèi)ADC最大2倍VREF峰值差分信號(hào)范圍所需的信號(hào)幅度。圖6和圖7顯示使用LTC6373的各種增益設(shè)置的SNR和THD性能，而圖8顯示圖5所示電路配置的±0.65 LSB/±0.25 LSB的INL/DNL性能。
圖5.LTC6373驅(qū)動(dòng)ADAQ4003(增益 = 0.454，2 MSPS)
圖6.SNR與LTC6373增益設(shè)置，LTC6373驅(qū)動(dòng)ADAQ4003(增益 = 0.454，2 MSPS)
圖7.THD與LTC6373增益設(shè)置，LTC6373驅(qū)動(dòng)ADAQ4003(增益 = 0.454，2 MSPS)
圖8.INL/DNL性能，LTC6373(增益 = 1)驅(qū)動(dòng)ADAQ4003(增益 = 0.454)
ADAQ4003 μModule應(yīng)用案例：ATE
本節(jié)將重點(diǎn)介紹ADAQ4003如何適用于ATE的源表(SMU)和設(shè)備電源。這些模塊化儀器儀表用于測(cè)試快速增長(zhǎng)的智能手機(jī)、5G、汽車和物聯(lián)網(wǎng)市場(chǎng)的各種芯片類型。這些精密儀器儀表具有拉電流/灌電流功能，每個(gè)處理程控電壓電流調(diào)節(jié)的通道都需要一個(gè)控制環(huán)路，并且它們需要高精度(特別是良好的線性度)、速度、寬動(dòng)態(tài)范圍(用于測(cè)量μA/μV信號(hào)電平)、單調(diào)性和小尺寸，以容納同時(shí)增加的通道數(shù)。ADAQ4003提供出色的精密性能，可減少終端系統(tǒng)的器件數(shù)量，并允許在電路板空間受限的情況下提高通道密度，同時(shí)減輕了此類直流測(cè)量可擴(kuò)展測(cè)試儀器儀表的校準(zhǔn)工作和散熱挑戰(zhàn)。ADAQ4003的高精度與快速采樣速率相結(jié)合，可降低噪聲，并且無延遲，因此非常適合控制環(huán)路應(yīng)用，可提供出色的階躍響應(yīng)和快速建立時(shí)間，從而提高測(cè)試效率。ADAQ4003通過消除因自身漂移和電路板空間限制而需要在儀器儀表上分配基準(zhǔn)電壓的緩沖區(qū)，幫助減輕了設(shè)計(jì)負(fù)擔(dān)。此外，漂移性能和元件老化決定測(cè)試儀器儀表的精度，因此ADAQ4003的確定性漂移降低了重新校準(zhǔn)的成本，縮短了儀器儀表的停機(jī)時(shí)間。ADAQ4003滿足這些要求，使儀器儀表能夠測(cè)量較低的電壓和電流范圍，有助于針對(duì)各種負(fù)載條件優(yōu)化控制環(huán)路，從而明顯改善儀器儀表的工作特性、測(cè)試效率、吞吐量和成本。這些儀器儀表的高測(cè)試吞吐量和較短的測(cè)試時(shí)間將幫助最終用戶降低測(cè)試成本。SMU高級(jí)框圖如圖9所示，相應(yīng)的信號(hào)鏈如圖5所示。
圖9.源表簡(jiǎn)化框圖
高吞吐速率支持ADAQ4003的過采樣，從而實(shí)現(xiàn)較低的有效值噪聲并可在寬帶寬范圍內(nèi)檢測(cè)到小振幅信號(hào)。對(duì)ADAQ4003進(jìn)行4倍過采樣可額外提供1位分辨率(這是因?yàn)锳DAQ4003提供了足夠的線性度，如圖8所示)，或增加6 dB的動(dòng)態(tài)范圍，換言之，由于此過采樣而實(shí)現(xiàn)的動(dòng)態(tài)范圍改進(jìn)定義為：ΔDR = 10 × log10 (OSR)，單位dB。ADAQ4003的典型動(dòng)態(tài)范圍在2 MSPS時(shí)為100 dB，對(duì)于5 V基準(zhǔn)電壓源，其輸入對(duì)地短路。因此，ADAQ4003在1.953 kSPS輸出數(shù)據(jù)速率下進(jìn)行1024倍過采樣時(shí)，它提供約130 dB的出色動(dòng)態(tài)范圍，增益為0.454和0.9，可以精確地檢測(cè)出幅度極小的μV信號(hào)。圖10顯示了ADAQ4003在各種過采樣速率和1 kHz及10 kHz輸入頻率下的動(dòng)態(tài)范圍和SNR。
圖10.ADAQ4003各種輸入頻率下的動(dòng)態(tài)范圍以及SNR與過采樣速率(OSR)
圖11.使用信號(hào)鏈μModule技術(shù)降低總擁有成本
結(jié)論
本文介紹了與設(shè)計(jì)精密數(shù)據(jù)采集系統(tǒng)相關(guān)的一些重要方面和技術(shù)挑戰(zhàn)，以及ADI公司如何利用其線性和轉(zhuǎn)換器領(lǐng)域知識(shí)開發(fā)高度差異化的ADAQ4003信號(hào)鏈μModule解決方案，來解決一些棘手的工程設(shè)計(jì)問題。ADAQ4003能夠減輕工程設(shè)計(jì)工作，如器件選擇和構(gòu)建可投入量產(chǎn)的原型，使系統(tǒng)設(shè)計(jì)人員能夠更快地為最終客戶提供出色的系統(tǒng)解決方案。ADAQ4003 μModule器件出色的精度性能和小尺寸對(duì)各種精密數(shù)據(jù)轉(zhuǎn)換應(yīng)用頗具實(shí)用價(jià)值，具體應(yīng)用包括自動(dòng)化測(cè)試設(shè)備(SMU、DPS)、電子測(cè)試和測(cè)量(阻抗測(cè)量)、醫(yī)療健康(生命體征監(jiān)測(cè)、診斷、成像)和航空航天(航空)等，以及一些工業(yè)用途(機(jī)器自動(dòng)化輸入/輸出模塊)。ADAQ4003等μModule解決方案可顯著降低系統(tǒng)設(shè)計(jì)人員的總擁有成本(如圖11所示的各項(xiàng))，降低PCB組裝成本，通過提高批次產(chǎn)量增強(qiáng)生產(chǎn)支持，支持可擴(kuò)展/模塊化平臺(tái)的設(shè)計(jì)重用，還簡(jiǎn)化了最終應(yīng)用的校準(zhǔn)工作，同時(shí)加快了上市時(shí)間。
作者簡(jiǎn)介
Maithil Pachchigar是ADI公司在美國馬薩諸塞州威明頓市的精密技術(shù)和平臺(tái)部門的系統(tǒng)應(yīng)用工程師。2010年加入ADI公司以來，他致力于儀器儀表、工業(yè)和醫(yī)療健康行業(yè)的精密轉(zhuǎn)換器產(chǎn)品組合工作和客戶支持。自2005年以來，Maithil一直在半導(dǎo)體行業(yè)工作，并已獨(dú)立及合作發(fā)表多篇技術(shù)文章。Maithil于2003年獲印度S.V.國家技術(shù)學(xué)院電子工程學(xué)學(xué)士學(xué)位，2006年獲圣何塞州立大學(xué)的電氣工程碩士學(xué)位，2010年獲硅谷大學(xué)MBA學(xué)位。
