固定邏輯器件和PLD各有自己的優(yōu)點。 例如，固定邏輯設計經常更適合大批量應用，因為它們可更為經濟地大批量生產。 對有些需要極高性能的應用，固定邏輯也可能是最佳的選擇。然而，可編程邏輯器件提供了一些優(yōu)于固定邏輯器件的重要優(yōu)點，包括：PLD在設計過程中為客戶提供了更大的靈活性，因為對于PLD來說，設計反復只需要簡單地改變編程文件就可以了，而且設計改變的結果可立即在工作器件中看到。

PLD不需要漫長的前置時間來制造原型或正式產品 - PLD器件已經放在分銷商的貨架上并可隨時付運。 PLD不需要客戶支付高昂的NRE成本和購買昂貴的掩模組- PLD供應商在設計其可編程器件時已經支付了這些成本，并且可通過PLD產品線延續(xù)多年的生命期來分攤這些成本。PLD允許客戶在需要時僅訂購所需要的數量，從而使客戶可控制庫存。 采用固定邏輯器件的客戶經常會面臨需要廢棄的過量庫存，而當對其產品的需求高漲時，他們又可能為器件供貨不足所苦，并且不得不面對生產延遲的現實。PLD甚至在設備付運到客戶那兒以后還可以重新編程。 事實上，由于有了可編程邏輯器件，一些設備制造商正在嘗試為已經安裝在現場的產品增加新功能或者進行升級。 要實現這一點，只需要通過因特網將新的編程文件上載到PLD就可以在系統(tǒng)中創(chuàng)建出新的硬件邏輯。

PLD有可編程只讀存儲器(PROM)、可擦除可編程存儲器(EPROM)、可編程邏輯陣列(簡稱PLA)、可編陣列邏輯(簡稱PAL)和通用陣列邏輯(簡稱GAL)等幾種。它們的結構特點和功能列于表中。PLA的總體結構與PROM類似，也由與門陣列、或門陣列和輸出緩沖器組成;它的與門陣列是可編程的。在產生同樣的組合邏輯函數時，使用PLA比使用PROM節(jié)省與門陣列和或門陣列中的單元數。有的PAL器件為寄存器輸出結構，所以用PAL不僅能構成組合邏輯電路，也能構成時序邏輯電路。GAL的輸出宏邏輯單元有不同的工作模式，并允許通過編程選定。這些工作模式包括了PAL的各種輸出結構。GAL更具通用性。PAL和GAL的編程工作比較復雜，需使用專門的開發(fā)工具(包括編程器和編程語言)進行。這些開發(fā)工具使用起來很方便。

過去幾年時間里，可編程邏輯供應商取得了巨大的技術進步，以致PLD被眾多設計人員視為是邏輯解決方案的當然之選。 能夠實現這一點的重要原因之一是象Xilinx這樣的PLD供應商是"無晶圓制造廠"企業(yè)，并不直接擁有芯片制造工廠，Xilinx將芯片制造工作外包給IBM Microelectronics 和 UMC這樣的主要業(yè)務就是制造芯片的合作伙伴。 這一策略使Xilinx可以集中精力設計新產品結構、軟件工具和IP核心，同時還可以利用最先進的半導體制造工藝技術。 先進的工藝技術在一系列關鍵領域為PLD提供了幫助：更快的性能、集成更多功能、降低功耗和成本等。 Xilinx采用先進的0.13um 低K銅金屬工藝生產可編程邏輯器件，這也是業(yè)界最好的工藝之一。例如，僅僅數年前，最大規(guī)模的FPGA器件也僅僅為數萬系統(tǒng)門，工作在40 MHz。 過去的FPGA也相對較貴，當時最先進的FPGA器件大約要150美元。 然而，具有最先進特性的FPGA可提供百萬門的邏輯容量、工作在300 MHz，成本低至不到10美元，并且還提供了更高水平的集成特性，如處理器和存儲器。同樣重要的是，PLD有越來越多的知識產權(IP)核心庫的支持 - 用戶可利用這些預定義和預測試的軟件模塊在PLD內迅速實現系統(tǒng)功能。 IP核心包括從復雜數字信號處理算法和存儲器控制器直到總線接口和成熟的軟件微處理器在內的一切。 此類IP核心為客戶節(jié)約了大量時間和費用 - 否則，用戶可能需要數月的時間才能實現這些功能，而且還會進一步延遲產品推向市場的時間。